PMUX 平衡树重构优化器

摘要

在 FPGA 逻辑综合中，多分支条件跳转、流水线多路复用及交叉开关会转化为由 mux 与 pmux 组成的选择网络。当不同分支包含相似的加减运算或宽相等比较时，默认流程往往先在各分支独立生成运算逻辑再做多路选择，造成 **LUT 开销偏高**。

为此，本作品在 Windows 版 Yosys 主程序内加入 **pmux_opt_rtlil 模块**，由 synth_intel 在 proc 之后、ABC9 之前调用，输入为 Verilog，输出为 **Cyclone IV 网表**。模块完全依据电路拓扑化简，包含四项核心机制：一是**合并重复选择路径**，将符合位宽、符号与扇出范围要求的**运算提取到选择器后共享**；二是新增**宽于 4 位的相等比较共享**，对各分支**共同取 0 的比较位先取反**再共用一致条件，并支持显式关闭；三是将**互斥加减共享扩展到两层独立选择树**，沿完整路径选择操作数，同树内**共用加减单元**并保留减法方向与输出截位；四是修复**优先选择链的位重排误判**与**触发器 D 端扇出漏计**问题，并在寄存器反相保存时同步更新 power_up 初值。

在官方九个基准用例默认参数下，九例逻辑单元**算术平均缩减率达 21.590825%**，各例逻辑均未增加，**DFF 与 IO 增幅均为 0.00%**。两版共 **18 项 EQY 验证全部 PROVEN**；综合经过时间**最高增幅+0.67%**，峰值内存**最高增幅+1.83%**，均**不超过 5%**。

关键词：逻辑综合；Yosys；多路选择器优化；算子共享；Cyclone IV；形式等价性验证

第一部分　作品概述

1.1 功能与特性

本作品在 Windows 版 Yosys 主程序内加入 pmux_opt_rtlil，由 synth_intel 在 proc 之后、ABC9 之前调用，输入为 Verilog，输出为 Cyclone IV 网表，面向条件选择、流水数据通路、交叉选择及寄存器反馈电路。主要特性包括：

（1）合并重复选择路径，共享满足位宽、符号及扇出范围要求的算术与逻辑运算

（2）支持宽于 4 位的相等比较共享，对共同取 0 的比较位先取反再共用比较条件，并保留关闭开关

（3）具备严格的边界保护，对多驱动、位宽不一致、部分位截取或拼接、keep 保留属性、组合环路或控制信号自依赖结构自动保持原状

（4）在寄存器反相转换时同步更新 power_up 初值，保证时钟、复位、使能与状态行为完全一致。




图 1 pmux_opt_rtlil 功能架构与四维特性总览

1.2 应用领域

本作品应用于 FPGA 前端逻辑综合与数据通路面积优化，适配 Intel Cyclone IV 等四输入查找表架构 FPGA。典型应用场景涵盖四类数字电路：

（1）复杂多分支条件选择电路，如处理器译码器、协议控制状态机中含有大量 if-else 或 case 赋值的模块


（2）多级流水线数据通路（Pipeline），各级之间通过多路选择器切换操作数并执行加减运算的电路

（3）多通道交叉交换网络（Crossbar），多路输入信号按控制条件动态路由至同类算术或比较单元的交换结构

（4）带寄存器反馈的时序环路（Feedback），当前寄存器状态与外部输入经多分支算术更新后回写至触发器的闭环电路。

上述电路普遍存在选择网络与运算单元交织的特征，适合在工艺映射前通过本模块消减冗余逻辑。

图 2 pmux_opt_rtlil 适用的四类典型数字电路拓扑场景



1.3 主要技术特点

（1）通用拓扑识别且零额外 ABC 试算：严格按位宽、完整连接、互斥关系和读取范围识别结构，不按用例名或信号名选择规则；内部不执行额外 ABC 试算，全部计算计入综合时间。

（2）两层独立选择树互斥加减共享：沿两层完整路径选择操作数，同树内允许相同完整位宽的加减混合共用，保留减法方向与结果截位。

（3）优先选择链位序核验与全扇出统计：强制前级结果按原位序完整连接，避免把位重排当成直连；统计模块输出及触发器 D 端等全部读取点，防止漏计扇出。

（4）增量拓扑刷新机制：每次网表修改后立即重新读取电路连接关系，避免后续规则误用陈旧拓扑。

1.4 主要性能指标

在官方九个基准用例默认参数下，逻辑单元按 LUT 加取反单元计数，平均缩减率取九例算术平均值；效率采用完整经过时间与 Yosys 主程序峰值工作集。实测指标见表 1。

性能参数项	赛事规定 / 满分要求	九例实测结果	达标情况
逻辑单元平均缩减率	算术平均≥20%，单例不增加	21.590825%	达满分要求
触发器 DFF 增幅	单例相对原版增幅≤ 20%	九例均为 0.00%	合规
顶层 IO 端口位增幅	单例相对原版增幅≤ 20%	九例均为 0.00%	合规
EQY	ABC9 后网表与原始 RTL 等价	两版共 18 项全部 PROVEN	100% 通过
完整综合经过时间增幅	单例增幅≤ 5%	最高+0.67%	合规
主程序峰值工作集增幅	单例增幅≤ 5%	最高+1.83%	合规

1.5 主要创新点

1. **两层互斥加减共享：**将算子下推扩展至两层独立选择树，实现同位宽加减共用并保留截位。
2. **宽比较共同零位取反：**对宽于 4 位相等比较的共同 0 位先取反，再合并共用一致比较条件。
3. **优先链位序与扇出修复：**核对原位序完整连接并统计 D 端等全部读取，消除伪直连误合并。
4. **寄存器反相初值同步：**反向保存状态时同步取反并写入 power_up 参数，确保上电状态等价。

1.6 设计流程

读入 Verilog 后执行 hierarchy 与 proc 转为内部电路，将未指定初值的寄存器补零并保留明确初值；接着调用 pmux_opt_rtlil 完成优先链修复、宽比较共享、两层加减共享及寄存器初值转换；随后执行原有优化与 ABC9 映射生成 Cyclone IV 网表，最后完成资源统计、EQY 验证及效率测量。




图 3 Yosys 集成 pmux_opt_rtlil 后的综合、验证与评测全流程图

第二部分　系统组成及功能说明

2.1 整体介绍

本系统基于 Yosys 0.69+24 的 synth_intel 综合流程构建，包含输入与结构转换、PMUX 优化、原有综合与 ABC9、资源统计、功能检查及效率测量六个模块。系统综合与验证主流程如下：




图 4 系统整体组成与综合验证数据流框图

各组成模块的处理内容与相互关系见表 2。按官方规定，允许修改统一 ABC 脚本和新增优化 pass，禁止修改其他 pass 的实现、重排原有调用顺序或额外多次调用 ABC。本版本仅在原有 proc 之后插入 pmux_opt_rtlil，保留其余步骤顺序及原版 ABC9 命令；新增规则内部不执行额外 ABC 试算，全部优化计算均计入完整综合时间。

系统组成模块	处理内容与上下游输出关系
输入与结构转换	读取官方九例默认参数，不调整 LANES、WIDTH，proc 将进程转换为内部电路，未指定寄存器初值补零
PMUX 优化	分析选择条件，合并重复数据路径，跨分支共享满足位宽、符号与扇出约束的相等比较及单层/两层加减运算
原有综合与 ABC9	沿用所选源码流程和脚本调用 ABC9，不增加组合优化策略或额外 ABC 试算
资源统计	输出 Cyclone IV 网表之后统计 LUT 与取反单元之和作为逻辑单元；DFF 与顶层 IO 端口位数另列
功能检查	使用 EQY 将补零后的原始 RTL 与 ABC9 之后、map_cells 之前的逻辑网表进行形式等价性比较
效率测量	在同一次综合过程中取得完整经过时间与 Yosys 主程序峰值工作集

2.2 硬件系统介绍

2.2.1 硬件整体介绍

本作品为软件形式交付的 EDA 综合优化模块，不需要实体开发板卡、eLinx 工程或板级硬件仿真报告。其优化对象是面向 Intel Cyclone IV 架构的片上硬件逻辑网表，核心硬件原语包括 LUT、取反单元、带 power_up 上电初值参数的 DFF 以及顶层 IO。正式评测采用官方九例，不调整默认 LANES、WIDTH 参数；额外构造的测试电路仅用于检验规则适用边界。

2.2.2 电路各模块介绍

在 RTLIL 电路网表层面，pmux_opt_rtlil 直接对数字逻辑电路模块实施拓扑变换。从总体数据通路到局部算子与寄存器控制，各电路模块的设计细节与信号走向如下：

（1）单层与两层互斥加减法共享电路模块：在未优化电路中，多个条件分支各自执行加减法运算 op(a0,b0)、op(a1,b1)，再送入选择器 mux 或 pmux。本模块将选择逻辑前移至算子输入端，执行如下电路结构变换：

$$\mathrm{mux}(\mathrm{op}(a0,b0),\mathrm{op}(a1,b1),s) \;\rightarrow\; \mathrm{op}(\mathrm{mux}(a0,a1,s),\mathrm{mux}(b0,b1,s))$$

对于普通运算，模块仅共享匹配类型与参数的算子；对于两层独立选择树及更深的嵌套规则，模块允许相同完整位宽的 add 与 sub 混合共享。具体信号连接上，程序沿完整路径选择左操作数 A 与右操作数 B，在同树内共用单一加减法单元，通过条件信号控制减法分支取反与进位，并严格保留减法方向与结果高位截位。





图 5 两层独立选择树下的互斥加减法算子下推与共享 alu 电路结构变换图

（2）宽于 4 位的相等比较共享电路模块：针对位宽大于 4 位的相等比较分支，电路分析各分支比较常数的位分布：对各分支共同取 0 的比较位先经反相器取反，对共同取 1 的比较位直接连入，再与差异位选择结果合并构造统一比较条件，从而将多个宽比较器折叠为单个共享比较电路。当命令行显式关闭比较共享时，不执行该电路变换。

（3）优先选择链（Priority Chain）级联电路模块：级联多路选择链在压平合并时容易因位拼接或旁路引出引发逻辑错误。本电路模块修复了两类硬件连接问题：一是校验前级输出信号线与后级输入信号线是否按原始位序完整直连，防止把高低位重排或局部切片当成直连；二是统计全部输入及模块顶层输出的使用情况，避免漏掉触发器 D 端等负载读取点。

（4）寄存器初值补零与反相控制电路模块：按官方要求，两版在综合前统一将未指定的寄存器初值补零，保留明确的 0/1 初值，该准备时间计入综合效率。当寄存器控制转换对状态位采用反向保存时，电路模块读取原寄存器明确的 0/1 初值及相连信号名称，将对应初值同步取反后写入新寄存器的 power_up 参数，确保转换前后的时钟、复位、使能与状态行为严格一致。

图 6 寄存器状态反相吸收与 power_up 上电初值同步等效电路原理图



2.3 软件系统介绍

2.3.1 软件整体介绍

软件系统在 PC 端 Windows 环境下运行，包含：

原版与优化版 Yosys 主程序 `binary/yosys.exe`


PMUX 优化源码 `plugin/pmux_opt_rtlil.cc`

接入补丁后的综合入口源码 `plugin/synth_intel.cc.patched`

增量重编译脚本 `scripts/build_general_candidate.py`

九例功能与资源评测脚本 `scripts/evaluate_official_nine.py`

效率测量脚本 `scripts/measure_official_efficiency.py`



按官方要求，Yosys 大版本必须为 0.69，ABC 应对应所采用的 Yosys 版本。本工程两份程序均从公开提交 d0e71cfb7 对应源码构建，版本号为 0.69+24，ABC 对应公开提交 1e3d9ab。两版程序同时合入了提交 a697ccbbc 中的 Windows 二进制输出修正，并以同一运行库、技术库、ABC 和测量工具执行同一套综合脚本。

2.3.2 软件各模块介绍

根据系统总体架构，pmux_opt_rtlil 从顶层入口到底层执行函数分为五个递进子模块与一套统一的安全边界判定逻辑。各子模块的流程图关系及关键输入、输出变量说明如下：




图 7 PmuxOptRtlilPass 顶层到底层函数调用与判定流程图

（1）电路连接关系与扇出构建模块：关键输入为当前 RTLIL::Module*网表结构；关键输出为全模块信号驱动表、负载扇出计数表及禁改节点集合。函数扫描模块内全部单元引脚与模块顶层输出端口，统计每个信号位的读取次数；每次后续模块完成结构修改后，都会重新调用该函数刷新电路关系。

（2）优先选择链修复函数：关键输入为级联的 mux / pmux 单元链及扇出计数表；关键输出为合并后的扁平化选择单元。函数逐位核对前级输出与后级输入的位序是否完整一致，并检查前级结果是否仅被当前选择链读取，排除位重排伪直连与外部旁路复用。

（3）宽相等比较共享函数：关键输入为汇入同一选择树的各分支 eq 单元及比较共享启用标志；关键输出为前置反相网络与共享比较单元。函数提取各分支常数中的共同 0 位与共同 1 位，分别按取反后输入及直接输入构造公共比较条件；若显式传入关闭选项则直接退出。

（4）单层与两层互斥加减共享函数：关键输入为单层或两层选择树节点及各分支 add / sub 单元；关键输出为重组后的操作数选择树与共享加减法器。函数强制验证：待共享结果必须只供受支持的选择路径使用，且所有分支算子具有相同的完整位宽。若存在部分位读取、拼接、额外表达式引用、控制条件依赖待共享结果、多驱动、不支持的控制、宽度不一致或超出路径数量与深度上限时，限制变换。局部选择与 keep 保护不属于已全面支持的范围。

（5）寄存器控制与初值转换函数：关键输入为触发器单元、控制信号及显式 0/1 初值属性；关键输出为更新 power_up 参数后的触发器。函数在反向保存寄存器状态时，读取明确的 0/1 初值及相连名称并同步取反，随后写入新寄存器的 power_up 参数。

在 Windows 环境下，评测、单例综合与重新编译的软件调用接口如下。按官方回答，赛事方准备并调试 OSS CAD Suite 验证环境，运行时将实际安装位置写入 OSS_CAD_SUITE 环境变量；缺少 make、sh 或 grep 时，通过 PMUX_MAKE_DIRS 指定辅助程序目录：

```
1. Windows 九例评测与效率测量命令。输出目录应为新目录
$env:OSS_CAD_SUITE = "<OSS CAD Suite 安装目录>"
$env:PMUX_MAKE_DIRS = "<MSYS2 安装目录>/usr/bin"
./scripts/run_python.cmd scripts/evaluate_official_nine.py `
  --out results/new_nine --phase all
./scripts/run_python.cmd scripts/measure_official_efficiency.py `
  --assessment results/new_nine `
  --out results/new_efficiency

2. 单例综合脚本调用。脚本内运行 synth_intel -family cycloneiv -top <顶层>，功能检查时间不计入效率。
./binary/yosys.exe -s <综合脚本.ys>

3. 重新编译入口。需已有同版本配置且保留对象文件的构建目录，不改动原目录；使用已交付程序时无需重编译
python scripts/build_general_candidate.py `
--build-dir <构建目录> `
--source plugin/pmux_opt_rtlil.cc `
--synth-intel-source plugin/synth_intel.cc.patched `
--out <新目录>/yosys.exe
```

第三部分　完成情况及性能参数

3.1 整体介绍


本作品已完成优化插件编码、Windows 双版本 Yosys 构建、官方九例资源统计、18 项正式 EQY 等价性验证、53 项扩展检查，以及含预热、初测与复测的 48 次综合效率测量。效率数值在本机达到 5%以内。赛事未要求独立收益消融或最低占比，本报告展示统一综合流程下的结果。

在工程交付方面，本工程提供当前优化源码、两版 Yosys 与运行依赖、九个用例、综合入口、EQY 验证脚本、实测结果和技术文档。

3.2 工程成果


3.2.1 电路成果

电路层面的工程成果体现为生成的九例 Cyclone IV 目标网表。经统计与形式验证核对，优化后网表的 LUT 加取反单元数量在全部九个用例上均得到缩减，DFF 数量和顶层 IO 端口位数与原版网表保持 100%一致，针对寄存器初值和相关控制结构开展了专项检查，所覆盖的检查项目通过。



3.2.2 软件成果

软件成果包含可直接执行的 Windows 版 ./binary/yosys.exe、plugin/目录下的核心 C++优化模块与补丁文件、scripts/目录下的自动化构建与评测脚本，以及配套的 EQY 验证配置生成代码与寄存器功能模型。配置所需工具环境后，可通过命令行分别运行脚本，复现资源、功能与效率评测。



3.3 特性成果

3.3.1 九例逻辑单元资源缩减指标

逻辑单元数按最终网表的 LUT 数量加取反单元数量计算，DFF 和 IO 分别独立计数。九例平均缩减率取九例逐例缩减率的算术平均值，不能用全部单元合计后的总缩减率代替。如下表和下图所示，九例算术平均缩减率为 21.590824805%，达到面积项 20%的满分数值要求，且各例逻辑单元均未增加。

用例	原版逻辑	优化逻辑	缩减数量	缩减率
test1	288	182	106	36.81%
test2	25	16	9	36.00%
test3	13	11	2	15.38%
test4	36	31	5	13.89%
balanced	426	385	41	9.62%
pipeline	447	385	62	13.87%
crossbar	408	313	95	23.28%
feedback	368	321	47	12.77%
nested	413	278	135	32.69%
九例算术平均	—	—	—	21.590825%




图 8 官方九例优化前后逻辑单元数量对比（a）与逐例缩减率及平均水平（b）

3.3.2 DFF 与顶层 IO 位数指标

按官方要求，DFF 或 IO 相对原版增加超过 20%会影响评分。本工程按逐例增幅检查，IO 采用最终网表顶层输入、输出和双向端口的位数；由于 Cyclone IV 流程未插入独立 IO 器件单元，因此不把 IO 端口计入 LUT 数量。原版为 0、优化版仍为 0 记作 0.00%；原版为 0 而优化版新增则列为超出 20%。如下表所示，本组九例 DFF 及 IO 增幅均为 0.00%，均未超出 20%的增幅限制。

用例	原版 DFF	优化 DFF	DFF 增幅	原版 IO 位	优化 IO 位	IO 增幅
test1	222	222	0.00%	285	285	0.00%
test2	0	0	0.00%	30	30	0.00%
test3	17	17	0.00%	12	12	0.00%
test4	10	10	0.00%	18	18	0.00%
balanced	12	12	0.00%	79	79	0.00%
pipeline	24	24	0.00%	127	127	0.00%
crossbar	10	10	0.00%	85	85	0.00%
feedback	16	16	0.00%	115	115	0.00%
nested	12	12	0.00%	79	79	0.00%

3.3.3 功能等价性验证与适用边界检查指标

按官方规定，正式功能比较位置为 ABC9 之后、Cyclone IV 映射之前；未知值 X/Z 按 0 初始化。两版综合前使用相同脚本将原始 RTL 转换为寄存器结构后补全未指定的零初值，保留明确初值；验证时直接读取本次 ABC9 之后的实际 RTLIL，保留变换生成的内部初值，避免把反相保存位等内部状态重新置零，且不对输入、时钟和复位增加额外限制。EQY 比较仅接受 PROVEN 且返回成功的结果；禁止选项须按预期拒绝。形式验证时间不计入综合效率。

此外，官方说明正式评测不测九例之外的电路，本程序完全按拓扑条件识别结构，额外测试用于检验边界情形。全部验证结果汇总见下表：

检查分组	项目数	测试范围与核对内容	实测结果
正式九例 EQY 检查	18 项	九例原版与优化版分别在 ABC9 后、map_cells 前与原始 RTL 形式比对	18 项全部 PROVEN

检查分组	项目数	测试范围与核对内容	实测结果
参数、位宽与共享路径	17 项	不同参数配置、位宽符号一致性及多分支共享路径等价性检查	17 项全部通过
初值与嵌套算法检查	11 项	显式 0/1 初值保留、反相 power_up 更新及两层嵌套加减混合共享	11 项全部通过
通用结构与限制条件	12 项	优先链位重排与外部读取拦截、宽比较共同 0 位与关闭选项、浅层共享及限制条件	12 项全部通过
独立命令检查	4 项	包含 2 项独立命令 EQY 验证及 2 项禁止选项的拒绝检查，确认无额外 ABC 执行	4 项全部通过
最终 Cyclone IV 网表	9 项	另行比较完成器件映射后的九例最终网表与原始 RTL	9 项全部通过

3.3.4 综合效率测量指标

效率采用完整经过时间与 Yosys 主程序峰值工作集，CPU 时间仅供参考。计时覆盖程序创建至输出收集，包含初值准备、ABC 运行及网表输出。开始时仅用原版 pmux_case05_nested 连续预热 10 次，随后各例先原版、后优化版。初测两版较长时间不足 10 秒，且时间或内存任一增幅超过 5%时，追加五对；达到 10 秒只采用初测。

本工程对追加五对分别求均值，再计算相对增幅，初测不计入均值；官方未明确初测是否计入，这是本工程采用方式。全部初测与复测均保留。本次 48 次综合包括预热 10 次、初测 18 次、追加 20 次；test1 和 pipeline 采用追加五次均值，其余采用单次初测。

本机时间最高增幅+0.67%、峰值工作集最高增幅+1.83%，各例均不超过 5%。

用例	原版秒	优化秒	时间增幅	原版 MiB	优化 MiB	内存增幅	CPU 增幅参考	统计口径
test1	0.3261	0.3052	-6.42%	24.28	23.58	-2.88%	+1.19%	五次平均
test2	0.2387	0.2050	-14.13%	17.97	18.30	+1.83%	-10.00%	单次初测
test3	0.2130	0.2115	-0.69%	18.75	18.88	+0.65%	0.00%	单次初测
test4	0.2260	0.2253	-0.29%	19.98	19.84	-0.70%	+20.00%	单次初测
balanced	0.3698	0.3522	-4.74%	27.39	25.21	-7.97%	+17.65%	单次初测
pipeline	0.4192	0.3928	-6.31%	26.59	26.10	-1.86%	-10.53%	五次平均
crossbar	0.3719	0.3461	-6.95%	26.26	25.80	-1.74%	-10.53%	单次初测

用例	原版秒	优化秒	时间增幅	原版 MiB	优化 MiB	内存增幅	CPU 增幅参考	统计口径
feedback	0.3539	0.3563	+0.67%	24.60	24.45	-0.60%	-5.26%	单次初测
nested	0.3853	0.3493	-9.33%	26.45	23.27	-12.02%	-10.00%	单次初测

第四部分　总结

4.1 可扩展之处

本作品聚焦单层及两层选择结构下的加减法与宽相等比较。已知限制：独立命令的局部选择及 keep 保护仍有缺陷，正式九例采用全模块且无 keep 标记的流程。后续拟从三方面扩展：

（1）拓展可共享算子与选择树深度，在控制搜索耗时的前提下，将共享规则延伸至大小比较、逻辑移位及三层以上选择树

（2）引入面向目标器件的扇出与布线拥塞代价估算，结合 Cyclone IV 四输入 LUT 级联特性动态决定是否拆分超宽共享节点

（3）完善工程现场对接，待现场 OSS CAD Suite 实际路径明确后可快速适配，并支持推广至六输入 LUT 等其他 FPGA 架构。

4.2 心得体会

在开发 pmux_opt_rtlil 的过程中，我们最深的体会是：做逻辑综合优化，首要任务是守住功能绝对等价与规则通用安全两条红线，其次才是压减 LUT 数量。早期处理优先选择链时，我们曾认为只要前级选择器输出与后级输入的位宽相等且连在同一组导线上就能直接合并。但在自建边界用例测试时发现，有些电路在级联点之间做了高低位交换或局部切片拼接，若直接当成直连压平就会把位序搞乱；还有些电路的前级输出除了进后级选择器，还同时连到了触发器 D 端或模块输出端口，一旦删掉前级节点就会导致旁路信号悬空。为此，我们在代码中专门加上了原位序逐位核对，并重写了覆盖全部单元输入与模块输出的扇出统计逻辑，只要检测到外部复用、循环依赖或保留属性就立即停止变换。

另一个投入大量精力攻克的细节是寄存器初值与 EQY 形式验证的衔接。按照官方要求，未知值 X/Z 按 0 初始化，综合前需把未指定的寄存器初值补零，同时保留代码中明确写出的 0/1 初值。当我们的优化规则把反相逻辑吸收进寄存器时，如果只翻转数据端与输出端而漏了初始值，上电第一拍输出就会反相，EQY 立刻给出反例。排查清楚后，我们在寄存器转换函数中增加了初值联动逻辑：读取原寄存器明确的 0/1 初值与关联信号名，反向保存时同步把初值取反并写入新寄存器的 power_up 参数；同时改进了验证流程，使 EQY 直接读

取本次 ABC9 之后的实际 RTLIL，保留变换生成的内部初值，避免在验证阶段把反相保存位又强行清零，最终使九例 18 项正式 EQY 与 53 项补充检查全部通过。

在 Windows 编译构建与效率测量上，我们也解决了实际工程问题。Windows 二进制输出若不修正模式，换行转换会破坏管道数据；本工程合入上游 a697ccbbc 补丁解决此问题。单次综合约 0.2～0.4 秒，进程启动和后台活动会影响短时测量。本次采用 10 次预热，超出 5%的短用例追加五对并分别求均值，初测不计入均值为本工程选择。本机九例中八例的总耗时比原版短，反映前置 RTLIL 化简可能减少后续 ABC9 工作量。

第五部分　参考文献

[1] YosysHQ. Yosys Open SYnthesis Suite 公开源码（Version 0.69+24，Commit d0e71cfb7，配套 ABC Commit 1e3d9ab）[CP/OL]. https://github.com/YosysHQ/yosys/tree/d0e71cfb7.

[2] YosysHQ. Windows 二进制标准输出修正补丁（Commit a697ccbbc）[CP/OL]. https://github.com/YosysHQ/yosys/commit/a697ccbbc.

[3] YosysHQ. EQY Equivalence Checking 官方使用说明文档 [EB/OL]. https://yosyshq.readthedocs.io/projects/eqy/en/latest/.